在当今的电子设计中,由于芯片信号翻转速度的不断加快,引发了一些有害的高速效应,即使在信号运行频率不高的 PCB 上也有可能出现这样的问题。随着芯片信号转换速率的加快,信号失真问题也越来越严重,这包括过冲/欠冲、振铃、毛刺、串扰和时序等问题。当失真严重到一定程度的时候,就会引起系统中的逻辑出现误判。同时,随着 IC 供电种类的增多、功耗的增大以及在减少板层、更小的噪声余量及不断增加的工作频率等需求要求下,合理地设计电源供电系统变得非常困难。如果供电不足,PCB 上将会出现信号完整性问题,整个设计将因逻辑错误而失败。
在一个已经成型的板子上分析和发现信号完整性问题是很难的事情,即使找到了问题会花费大量时间和费用。在仿真工具的辅助下,对电路的参数进行仿真分析,以提前发现问题,缩短研发周期,降低研发成本,同时也可以增加了设计成功的几率。我们目前具有完善的SI仿真设计流程和SI问题解决方案,布线前的仿真可以根据信号完整性的设计要求以及时序要求,帮助设计工程师调整元器件的布局、调整各个重要指标的走线;布线后的仿真可以评估走线的反射、振铃、过冲、串扰,时序等参数是否符合设计要求,帮助发现潜在的SI问题,提高设计的可靠性。
多负载拓扑仿真
多负载拓扑特点:负载较多,距离较远,负载不对等,反射严重,一般采用异步时序或者公用时钟时序方式 
典型总线:Local bus,LVDS PCI等 总线
仿真分析内容:器件布局,拓扑优化,匹配方案,负载波形,时序分析

DDR1/2/3 Memory总线仿真服务
Memory总线:DDR1, DDR2, DDR3, QDR。
Memory总线特点:负载重,走线密度大,时序要求高 
仿真分析内容:器件布局,拓扑设计,匹配方案,波形分析,时序分析